创新工具套件使模拟的自动生成 向量和芯片级测试模式的IEEE确认和验证 1149.1和IEEE 1149.6兼容的实现。

确认和验证的自动化试验台代JTAG边界扫描/设计
    GUI和命令行
    输出格式*:
    Verilog(IEEE 1364)
    硬件描述语言(VHDL)(IEEE 1076)
    保修期内(IEEE 1450)
    MCM支持(多芯片模块)

利用检查器是基于模块化的平台架构与中央 数据库和 个人授权模块进行数据导入 , 自动测试 向量生成和数据导出。
这种结构使一个可扩展的工具套件还可以支持新的公共汽车 协议没有失去向后兼容性。 文件导入BSDL之后 一个过程,包括语法、语义和一致性验证, 用户众多的参数化选项,提供的手段 生成一个优化testbench。